• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一電壓產生器包含有一可控制分壓器、一推升電路以及一下拉電路，其中該可控制分壓器係用來依據一第一參考電壓、一第二參考電壓以及一控制訊號以於該可控制分壓器的一輸出端點產生一輸出電壓，其中該第二參考電壓小於該第一參考電壓；該推升電路耦接於該可控制分壓器之該輸出端點以及該第一參考電壓，且用以選擇性地將該第一參考電壓連接至該可控制分壓器之該輸出端點；該下拉電路耦接於該可控制分壓器之該輸出端點以及該第二參考電壓，且用以選擇性地將該第二參考電壓連接至該可控制分壓器之該輸出端點。
    公开号:TW201308342A
    申请号:TW100133153
    申请日:2011-09-15
    公开日:2013-02-16
    发明作者:Chih-Jen Chen；Kuang-Wei Chao
    申请人:Nanya Technology Corp；
    IPC主号:G11C11-00
    专利说明:
    電壓產生器
    本發明係有關於一種電壓產生器，尤指一種具有較快反應時間的一直流電壓產生器。
    在採用雙倍資料率(Double Data Rate,DDR)DDR4規格的動態隨機存取記憶體(Dynamic Random Access Memory，DRAM)中，資料接收器(DQ receiver)會使用一內部直流電壓產生器所產生的直流電壓來判斷所接收到的訊號是邏輯值“0”或“1”。請參考第1圖，第1圖為傳統直流電壓產生器100的示意圖。如第1圖所示，傳統直流電壓產生器100包含有一可控制分壓器110、一穩壓器120以及兩個電容C1、C2，其中可控制分壓器110包含有一功率放大器122、一電晶體M1以及兩個電阻R3、R4。
    在傳統直流電壓產生器100的操作上，傳統直流電壓產生器100之一穩壓後電壓VREFD的電壓準位是由一控制訊號MRS所控制的，當控制訊號MRS指示傳統直流電壓產生器100增加/降低輸出電壓VREFD時，輸出電壓VREFD需要很長的時間才會到達所需的電壓準位，換句話說，反應時間會很慢。為了改善反應時間，一個解決方法是降低電容C1、C2的電容值，然而，這樣會造成傳統直流電壓產生器100在電源抑制比(Power Supply Rejection Ratio，PSRR)以及穩定度上有較差的表現。
    因此，本發明的目的之一在於提供一種可以改善反應時間且不會產生上述副作用，以解決先前技術的問題。
    依據本發明一實施例，一電壓產生器包含有一可控制分壓器、一推升電路以及一下拉電路，其中該可控制分壓器係用來依據一第一參考電壓、一第二參考電壓以及一控制訊號以於該可控制分壓器的一輸出端點產生一輸出電壓，其中該第二參考電壓小於該第一參考電壓；該推升電路耦接於該可控制分壓器之該輸出端點以及該第一參考電壓，且用以選擇性地將該第一參考電壓連接至該可控制分壓器之該輸出端點；該下拉電路耦接於該可控制分壓器之該輸出端點以及該第二參考電壓，且用以選擇性地將該第二參考電壓連接至該可控制分壓器之該輸出端點。
    在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，硬體製造商可能會用不同的名詞來稱呼同一個元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。此外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段，因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電氣連接於該第二裝置，或者透過其他裝置或連接手段間接地電氣連接至該第二裝置。
    請參考第2圖，第2圖為依據本發明一實施例之直流電壓產生器200的示意圖。如第2圖所示，直流電壓產生器200包含有一可控制分壓器210、一推升電路220、一第一下拉電路230、一穩壓器240、一第二下拉電路250以及兩個電容C1、C2，其中：可控制分壓器210包含有一可變電阻R1以及一電阻R2；推升電路220包含有一電晶體M1以及一電阻R3；第一下拉電路230包含有一電晶體M2以及一電阻R4；穩壓器240包含有一功率放大器242、一電晶體M3以及兩個電阻R5、R6；第二下拉電路250包含有一電晶體M4以及一電阻R7。此外，於本實施例中，直流電壓產生器200係應用於動態隨機存取記憶體中。
    在直流電壓產生器200的操作上，可控制分壓器210接收一控制訊號MRS，且依據一供應電壓VDDQ、一接地電壓以及控制訊號MRS以於可控制分壓器210的一輸出端點N1產生一輸出電壓Vout，其中控制訊號MRS是用以控制輸出電壓Vout的電壓準位。接著，穩壓器240自可控制分壓器210的輸出端點N1接收輸出電壓Vout，並於穩壓器240之一輸出端點N2產生一穩壓後電壓VREFD。需注意的是，穩壓器240的運作原理係為熟知此項技藝人士所知悉，在此便不再贅述。此外，於一實施例中，穩壓後電壓VREFD被使用於動態隨機存取記憶體中的資料接收器(DQ receiver)，以判斷所接收到的訊號為邏輯“0”或是“1”。
    當控制訊號MRS指示可控制分壓器210增加輸出電壓Vout時，推升電路220中的電晶體M1會立即藉由一控制訊號Vup而被致能(enabled)，以將供應電壓VDDQ連接至可控制分壓器210的輸出端點N1；第一下拉電路230中的電晶體M2藉由一控制訊號Vdown1而被非致能(disabled)，以使得接地電壓不會連接至可控制分壓器210的輸出端點N1；以及第二下拉電路250中的電晶體M4藉由一控制訊號Vdown2而被非致能，以使得接地電壓不會連接至穩壓器240的輸出端點N2。於本實施例中，推升電路220的致能時間約為10奈秒(nano-second)。
    由於當控制訊號MRS指示可控制分壓器210增加輸出電壓Vout時，推升電路220會將供應電壓VDDQ連接至可控制分壓器210之輸出端點N1，因此，輸出電壓Vout與穩壓後電壓VREFD能夠較快速的到達所需的電壓準位(亦即，反應時間較短)，且不會造成類似電源抑制比以及穩定度降低的副作用。
    另外，當控制訊號MRS指示可控制分壓器210降低輸出電壓Vout時，第一下拉電路230中的電晶體M2會立即藉由控制訊號Vdown1而被致能，以將接地電壓連接至可控制分壓器210的輸出端點N1；第二下拉電路250中的電晶體M4會立即藉由控制訊號Vdown2而被致能，以將接地電壓連接至穩壓器240的輸出端點N2；以及推升電路220中的電晶體M1藉由控制訊號Vup而被非致能，以使得供應電壓VDDQ不會連接至可控制分壓器210的輸出端點N1。請參考第3圖，第3圖所示為本發明之一實施例，第一下拉電路230與第二下拉電路250是同時被致能，且第一下拉電路230的致能時間大於第二下拉電路250的致能時間。
    由於當控制訊號MRS指示可控制分壓器210降低輸出電壓Vout時，第一下拉電路230會將接地電壓連接至可控制分壓器210的輸出端點N1，且第二下拉電路250也會將接地電壓連接至穩壓器240的輸出端點N2，因此，輸出電壓Vout與穩壓後電壓VREFD能夠較快速地到達所需的電壓準位(亦即，反應時間較短)，且不會造成類似電源抑制比以及穩定度降低的副作用。
    第4圖所示為直流電壓產生器200與傳統直流電壓產生器100之穩壓後電壓VREFD的模擬示意圖，如第4圖所示，相較於傳統直流電壓產生器100，直流電壓產生器200能夠很快速地到達目標電壓。
    此外，第2圖所示之直流電壓產生器200僅為一範例說明，而並非作為本發明的限制，只要能夠具有實質上相同的功能，推升電路220、第一下拉電路230以及第二下拉電路250的電路架構可以使用其他形式的電路架構來實現。舉例來說，推升電路220中的電阻R3、第一下拉電路230中的電阻R4、以及第二下拉電路250中的電阻R7可以自直流電壓產生器200中移除，而不會影響到直流電壓產生器200的正常操作。
    此外，穩壓器240以及第二下拉電路250係為一非必須(optional)的元件，於本發明之其他實施例中，穩壓器240以及第二下拉電路250可以自直流電壓產生器200中移除，且可控制分壓器210的輸出電壓Vout則被使用於動態隨機存取記憶體中的資料接收器，以判斷所接收到的訊號為邏輯“0”或是“1”。
    簡要歸納本發明，於本發明之直流電壓產生器中，係使用一推升電路以及一下拉電路以縮短直流電壓產生器的反應時間，因此，直流電壓產生器所輸出的電壓可以快速地到達所需的電壓準位，且不會有類似電源抑制比以及穩定度降低的副作用產生。
    以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
    100、200．．．直流電壓產生器
    110、210．．．可控制分壓器
    220．．．推升電路
    230．．．第一下拉電路
    120、240．．．穩壓器
    122、242．．．功率放大器
    250．．．第二下拉電路
    R1．．．可變電阻
    R2~R7．．．電阻
    C1、C2．．．電容
    M1~M4．．．電晶體
    第1圖為傳統直流電壓產生器的示意圖。
    第2圖為依據本發明一實施例之直流電壓產生器的示意圖。
    第3圖所示為於本發明之一實施例中，第一下拉電路與第二下拉電路之致能時間的示意圖。
    第4圖所示為第2圖所示之直流電壓產生器與第1圖所示之傳統直流電壓產生器之穩壓後電壓的模擬示意圖。
    200．．．直流電壓產生器
    210．．．可控制分壓器
    220．．．推升電路
    230．．．第一下拉電路
    240．．．穩壓器
    242．．．功率放大器
    250．．．第二下拉電路
    R1．．．可變電阻
    R2~R7．．．電阻
    C1、C2．．．電容
    M1~M4．．．電晶體
    权利要求:
    Claims (9)
    [1] 一種電壓產生器，包含有：一可控制分壓器，用以依據一第一參考電壓、一第二參考電壓以及一控制訊號以於該可控制分壓器的一輸出端點產生一輸出電壓，其中該第二參考電壓小於該第一參考電壓；一推升電路，耦接於該可控制分壓器之該輸出端點以及該第一參考電壓，用以選擇性地將該第一參考電壓連接至該可控制分壓器之該輸出端點；以及一第一下拉電路，耦接於該可控制分壓器之該輸出端點以及該第二參考電壓，用以選擇性地將該第二參考電壓連接至該可控制分壓器之該輸出端點。
    [2] 如申請專利範圍第1項所述之電壓產生器，其中當該控制訊號指示該可控制分壓器增加該可控制分壓器之該輸出端點的該輸出電壓時，該推升電路係被致能以將該第一參考電壓連接至該可控制分壓器之該輸出端點，且該第一下拉電路不會將該第二參考電壓連接至該可控制分壓器之該輸出端點。
    [3] 如申請專利範圍第1項所述之電壓產生器，其中當該控制訊號指示該可控制分壓器降低該可控制分壓器之該輸出端點的該輸出電壓時，該第一下拉電路係被致能以將該第二參考電壓連接至該可控制分壓器之該輸出端點，且該推升電路不會將該第一參考電壓連接至該可控制分壓器之該輸出端點。
    [4] 如申請專利範圍第1項所述之電壓產生器，另包含有：一穩壓器，耦接於該可控制分壓器之該輸出端點，用以接收來自該可控制分壓器之該輸出端點的該輸出電壓，且於該穩壓器之一輸出端點產生一穩壓後電壓；以及一第二下拉電路，耦接於該穩壓器之該輸出端點以及該第二參考電壓，用以選擇性地將該第二參考電壓連接至該穩壓器之該輸出端點。
    [5] 如申請專利範圍第4項所述之電壓產生器，其中當該控制訊號指示該可控制分壓器增加該可控制分壓器之該輸出端點的該輸出電壓時，該推升電路係被致能以將該第一參考電壓連接至該可控制分壓器之該輸出端點，該第一下拉電路不會將該第二參考電壓連接至該可控制分壓器之該輸出端點，且該第二下拉電路不會將該第二參考電壓連接至該穩壓器之該輸出端點。
    [6] 如申請專利範圍第4項所述之電壓產生器，其中當該控制訊號指示該可控制分壓器降低該可控制分壓器之該輸出端點的該輸出電壓時，該第一下拉電路係被致能以將該第二參考電壓連接至該可控制分壓器之該輸出端點，該第二下拉電路係被致能以將該第二參考電壓連接至該穩壓器之該輸出端點，且該推升電路不會將該第一參考電壓連接至該可控制分壓器之該輸出端點。
    [7] 如申請專利範圍第6項所述之電壓產生器，其中該第一下拉電路的致能時間大於該第二下拉電路的致能時間。
    [8] 如申請專利範圍第7項所述之電壓產生器，其中該第一下拉電路與該第二下拉電路係同時被致能。
    [9] 如申請專利範圍第1項所述之電壓產生器，係應用於一動態隨機存取記憶體(Dynamic Random Access Memory，DRAM)中。
    类似技术:
    公开号 | 公开日 | 专利标题
    US6424178B1|2002-07-23|Method and system for controlling the duty cycle of a clock signal
    TWI311699B|2009-07-01|Internal voltage generation circuit of a semiconductor device
    JP2015049812A|2015-03-16|半導体装置及び電流量制御方法
    TW201306044A|2013-02-01|半導體積體電路
    TWI494932B|2015-08-01|電壓產生器
    JP4485720B2|2010-06-23|集積回路装置用昇圧回路
    KR102193622B1|2020-12-22|전압 생성 회로
    TW583681B|2004-04-11|Voltage generator for semiconductor memory device
    JP2002134695A|2002-05-10|半導体装置
    US7436730B2|2008-10-14|Method and device for controlling internal power voltage, and semiconductor memory device having the same
    US9046551B2|2015-06-02|Voltage detection circuit and internal voltage generator using the same
    TWI437820B|2014-05-11|電壓保持電路
    US7973526B2|2011-07-05|Reference voltage generator having improved setup voltage characteristics and method of controlling the same
    TWI446354B|2014-07-21|記憶體之電壓調整器
    TWI520136B|2016-02-01|具有可變操作電壓之記憶體及其調整方法
    US9335777B2|2016-05-10|Voltage generation circuits and semiconductor devices including the same
    CN112204495B|2021-12-03|用于初始化带隙电路的系统及方法
    US10778163B2|2020-09-15|Amplification circuit, and receiving circuit, semiconductor apparatus and semiconductor system using the amplification circuit
    TWI473427B|2015-02-11|電源控制電路及其電源關閉的控制方法
    KR100718037B1|2007-05-14|반도체 메모리 장치의 기판 바이어스 전압 발생 회로
    TWI514108B|2015-12-21|用來產生輸出時脈訊號的時脈產生電路及相關方法
    KR20150133234A|2015-11-27|반도체 장치
    JP2016206818A|2016-12-08|電圧レギュレータ、半導体装置、及び電圧レギュレータの電圧生成方法
    KR20070010301A|2007-01-24|코어 전압 상승 방지 회로
    KR100845799B1|2008-07-14|전압 생성 회로 및 이를 이용한 반도체 메모리 장치
    同族专利:
    公开号 | 公开日
    CN102930897A|2013-02-13|
    TWI494932B|2015-08-01|
    US20130038315A1|2013-02-14|
    US8587273B2|2013-11-19|
    CN102930897B|2015-07-01|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US7262585B2|2005-05-17|2007-08-28|Sigmatel, Inc.|Method and apparatus for bi-directional current limit in a dual-power source capable device|
    KR100702135B1|2006-03-21|2007-03-30|주식회사 하이닉스반도체|초기화신호 생성회로|
    KR100802073B1|2006-05-31|2008-02-12|주식회사 하이닉스반도체|반도체메모리소자의 내부전압 공급장치|
    US7663351B2|2006-08-30|2010-02-16|Texas Instruments Incorporated|Synchronization circuitry for multiple power converters coupled at a common node|
    US7902875B2|2006-11-03|2011-03-08|Micron Technology, Inc.|Output slew rate control|
    KR100803363B1|2006-11-13|2008-02-13|주식회사 하이닉스반도체|반도체 메모리 장치의 전압 생성 회로|US10741242B2|2018-09-07|2020-08-11|Samsung Electronics Co., Ltd.|Memory devices including voltage generation circuit for performing background calibration|
    US10978137B1|2020-02-19|2021-04-13|Nany A Technology Corporation|Memory device and method of operating the same|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US13/208,344|US8587273B2|2011-08-12|2011-08-12|Voltage generator having pull-up circuit and pull-down circuit|
    [返回顶部]